Новости

Близкий друг читателей с TSMC должен знать что гигант плавильни совмещал свои упаковывая продукты 2.5D и 3D под одним брендом - «ткань 3D». По мере того как они предполагают, будущие клиенты последуют оба варианта для предусмотрения плотной, неоднородной интеграции на уровне систем функци-для примера, «первоначальное» вертикальное собрание 3D совмещенное с интеграцией 2.5D «серверного приложения».

Технически, интеграция 2.5D SoC с высоким стогом памяти HBM ширины полосы частот «3D» уже совмещенный продукт. Как показано выше, TSMC envisioning топологии более богатые сочетания из в будущем, совмещая 3D SoIC с 2.5D CoWoS/информацией как часть очень сложного дизайна гетерогенной системы.
Как с демонстрациями технологического прочесса на мастерской, обновление технологии упаковки очень просто - для этого показывает успех своей дорожной карты и только нужно быть продолженным для того чтобы исполнить, там несколько специфических областей которые представляют новые направления мы выделим ниже.
определенного примечания вклад TSMC в предварительном объекте интеграции систем который поддержит продукты ткани 3D, обеспечивающ полные возможности производства собрания и теста. Согласно TSMC, ожидано, что начинает фабрика ткани 3D мира сперва полностью автоматизированная предварительная упаковывая в Zhunan продукцию во второй половине в этом году.
Почему фокус на предварительной упаковке
В каждом последовательное понимание, TSMC фактически принимансяо за делу плавильни. Но входящ в новое столетие, ли это TSMC, Samsung или даже Intel, все взятие выдвинуло упаковку как главный фокус работы компании. в результатах.
Как сообщено semiwiki, закон Moore больше не рентабелен для много других применений, особенно для интегрировать неоднородные функции, как модули Мульти-обломока (MCM) и система в глоточке пакета, технологии etc. «Moore чем Moore» выступает в качестве альтернатива к интегрировать много логику и память, аналог, MEMS, etc. в решение (подсистемы). Однако, эти методы все еще очень клиент-специфически и принимают значительное количество срока разработки и цены.
Смотрящ историю развития обломока, на самом деле, концепция предварительной упаковки существует на десятилетия. Компрометировать путем собирать различные и предварительные обломоки в пакете один путь выдвинуть дизайн микросхемы. Сегодня, эта концепция иногда названа неоднородная интеграция. Тем не менее, должный для того чтобы стоить причины, предварительная упаковка главным образом использована в лидирующих, ориентированных на ниш применениях.
Но это может скоро изменить. Потому что шкалирование IC традиционный путь выдвигать дизайны, оно сжимает различные функции обломока на каждом узле и пакует их на монолитовый обломок. Однако, шкалирование IC стало слишком дорогим для много, и преимущества в узел умаляют.
Пока масштабирование остается вариантом для новых дизайнов, индустрия ищет альтернативы, включая предварительную упаковку. Что изменяло что индустрия начинает новые предварительные типы упаковки или удлиняя существующие технологии.
Мотивация за предварительной упаковкой остается этим же. Вместо того чтобы напихайте всех функций обломока на такой же обломок, сломайте их вниз и интегрировать их в одиночный пакет. Это сказаны, что уменьшает цены и обеспечивает лучшие выходы. Другая цель держать обломоки близко к одину другого. Много предварительных пакетов приносят память ближе к процессору, позволяющ более быстрому доступу к данным с более низкой латентностью.
Оно звучит простой, но здесь немного проблем. Также, никто тип пакета который отвечает все потребностямы. На самом деле, клиенты обломока смотрят на большое разнообразие вариантов. Среди их: Интегрированный разветвитель (умирают и компоненты в на уровне вафл упаковке), 2.5D/3D (обломоки помещенные бок о бок или поверх одина другого в пакете) и 3D-IC: (штабелирующ память поверх памяти, штабелирующ на логике или логически штабелирующ логику) становятся 3 общих выбора.
К тому же, индустрия также следует вызванную концепцию Chiplets, которое поддерживает технологию 2.5D/3D. Идея что вы имеете выбор модульных обломоков или chiplets в библиотеке. Они после этого интегрированы в пакет и подключены используя схему соединения плашк-к-плашки.
На стороне TSMC, соотвествовать рыночному спросу для решений IC нового мульти-обломока упаковывая, они также работают с их партнерами OIP для того чтобы начать предварительные технологии упаковки IC для того чтобы обеспечить экономические решения для интеграции за законом Moore.
В 2012, TSMC, вместе с Xilinx, ввел самое большое FPGA вовремя, состоящ из 4 идентичных 28 обломоков nm FPGA установил бок о бок на interposer кремния. Они также начали vias через-кремния (TSVs), microbumps, и re-распределени-слои (RDLs) для того чтобы соединить эти строительные блоки. Основанный на своей конструкции, TSMC назвал решение CoWoS интегральной схемаы упаковывая (Обломок-на-Вафл-на-субстрат). Эта основанная на блок и EDA-позволенная технология упаковки стала de facto индустриальным стандартом для высокопроизводительных и высокомощных дизайнов.
TSMC объявил технологию информации (интегрированной технологии разветвителя) в 2017. Он использует фильм полиамида для замены interposer кремния в CoWoS, таким образом уменьшающ удельную себестоимость и высоту пакета, оба важных критерия для успеха мобильных применений. TSMC грузил многочисленные дизайны информации для смартфонов.
TSMC ввел технологию систем-на--обломока (SoIC) в 2019. С первоначальным (сказочным) оборудованием, TSMC можно очень точно выровнять и после этого дизайны обжати-скрепления используя много узких пусковых площадок меди тангажа дальше для того чтобы уменьшить форм-фактор, соединить емкость и силу.
Эти 2 технологии постепенно эволюционировали в сегодняшнюю ткань 3D.
Самые последние обновления на 2022
Как показано выше, согласно плану TSMC, их технологии упаковки теперь имеют 2.5D и 3D. Позвольте нам взглянуть на их 2.5D. Согласно отчетам, TSMC теперь имеет 2 типа технологий упаковки 2.5D - «обломок-на-вафл-на-субстрат» (CoWoS: обломок-на-вафл-на-субстрат) и «интегрировал разветвитель» (информация: интегрированный разветвитель). (Примечание которое в изображении выше, некоторые продукты информации представлено как «2D» TSMC.)
Ключевое движение для обеих технологий продолжаемое расширение максимального размера пакета интегрировать больше плашек (и стога HBM). Например, изготовлять слой соединения на interposer кремния (CoWoS-S) требует «шить» множественных литографских выдержек- цель увеличить размер interposer многократной цепью максимального размера перекрещения.
Смотрящ первое на CoWoS, TSMC CoWoS был расширен для предложения 3 различных технологий interposer («вафель» в CoWoS), согласно отчетам:
1. CoWoS-S: Согласно TSMC, в этом упаковывая режиме, использован interposer кремния, основанный на существующей обработке слоя литографированием и перераспределением кремния
▪️ начало массовое производство с 2012, до сих пор больше чем 100 продуктов поставьте до больше чем 20 клиентов
▪Interposer ️ интегрирует врезанные конденсаторы «канавы»
▪размер перекрещения ️ 3x максимальный в развитии – поддерживает конфигурации дизайна с 2 большого 8 памяти HBM3 стогами SoCs и, и eDTC1100 (1100nF/mm ** 2)
2. CoWoS-R: В этом упаковывая режиме, органический interposer использован для уменьшения цены
▪️ до 6 слоев перераспределения соединения, 2um/2um L/S
▪размер маски ️ 4x, поддерживает один SoC и 2 стога HBM2 в пакете 55mmX55mm; размер маски 2.1X в развитии, 2 SoCs и 2HBM2 в пакете 85mmX85mm
3. CoWoS-L: Использует небольшой кремний «мосты» введенные в органические interposers для соединений высокой плотности между смежным умрите края (тангаж 0.4um/0.4um L/S)
▪размер перекрещения ️ 2X поддерживает 2 SoCs 2023 с 6 стогами HBM2);
▪размер перекрещения ️ 4X в развитии для того чтобы поддержать 12 стога HBM3 (2024)
TSMC подчеркнул что они работают с группой стандартов HBM на физической конфигурации необходимы для соединения HBM3 для вставки CoWoS. (Для определений стога, кажется, что определяет стандарт HBM3 следующее: Емкость 4GB (4 плашки 8Gb) к 64GB (16 плашкам 32Gb); 1024 сдержанный сигнализируя интерфейс; до ширины полосы частот 819GBps.) Эти предстоящие конфигурации CoWoS имеют множественные стога HBM3 обеспечат огромные объем памяти и ширину полосы частот.
Дополнительно, в ожидании более высокий расход энергии в предстоящих дизайнах CoWoS, TSMC расследует соответствующие охлаждая решения, включая улучшенный термальный материал интерфейса (ТИМ) между обломоком и пакетом, и переход от воздушного охлаждения к охлаждать погружения.
После вводить CoWoS, позвольте нам посмотреть свою технологию упаковки информации.
Понято что этот упаковывая метод помещает плашку в эпоксидной смоле «вафле» после точной ориентации (стороны-вниз) на временной несущей. Слой соединения перераспределения добавлен к реконструированной поверхности вафли. Рему пакета после этого подключены сразу со слоем перераспределения.
Согласно TSMC, пакет компании имеет несколько топологий InFO_PoP, InFO_oS и InFO_B.
Как показано в диаграмме ниже, InFO_PoP представляет конфигурацию пакет-на-пакета, фокусируя на интеграции пакета ДРАХМЫ с основным обломоком логики. Рему на плашке верхней части vias данным по пользы ДРАХМЫ (TIVs) для достижения слоя перераспределения.

TSMC сказал что InFO_PoP главным образом использовано для мобильных платформ, и в виду того что интервью в 2016, пересылка обломоков в этом пакете превышало 1,2 миллиарда. Согласно TSMC, в настоящем режиме InFO_PoP, свой пакет ДРАХМЫ нестандартная конструкция, поэтому его можно только изготовить на TSMC. К этому концу, TSMC начинает альтернативную топологию InFO_B которая добавляет существуя пакет ДРАХМЫ (LPDDR) на верхней части и позволяет внешним производителям по контракту предусмотреть собрание.
InFO_oS (на-субстрат) может поместить множественные плашки, и слой перераспределения и свои microbumps соединено с субстратом через TSVs.
Это технология которая в продукции на сверх 5 лет и сфокусировано на клиентах HPC. От технических деталей, пакет имеет 5 слоев RDL на субстрате с 2um/2um L/S. Это позволяет субстрату достигнуть более большого размера пакета, в настоящее время 110mm x 110mm. Согласно TSMC, компания запланирует обеспечить крупноразмерное в будущем - тангаж рему 130um C4
Как для InFO_M, замена для InFO_oS со множественными плашками пакета и слоев перераспределения без дополнительного субстрата + TSV (способных на < 500mm=""> после вводить 2.5D TSMC упаковывая, мы входим их упаковывая мир 3D. Среди их технология пакет-на-пакета 3D вызвала Information-3D, которое использует microbumped обломоки вертикально интегрированные со слоями и TIVs перераспределения, с фокусом на мобильных платформах.

Как показано, TSMC также имеет более предварительную семью вертикальн-плашк-штабелированных пакетов топологии 3D известных как «системы на интегрированных обломоках» (SoICs). Он использует сразу медный выпуск облигаций между плашками для того чтобы получить очень хороший тангаж.
Согласно TSMC, компания имеет 2 продукта SoIC - «вафл-на-вафля» (ВАУ) и «обломок-на-вафля» (КОРОВА). ВАУ топология интегрирует сложный SoC умирает на вафле, обеспечивая глубокую структуру конденсатора канавы (DTC) для оптимальный decoupling. Стога множественный SoC более общие топологии КОРОВЫ умирают.
Технологические прочессы соответствующие для собрания SoIC показаны в таблице ниже.

Согласно TSMC, поддержка дизайна 3DFabric компании также включает 3Dblox. Как показано в правом верхнем угле изображения ткани 3D выше, TSMC envisioning, что сложная вставка дизайна систем-в-пакета совмещает технологию 3D SoIC и 2.5D.

По мере того как упомянутый выше, эта подача дизайна очень сложна и требует предварительное термального, времени и анализа SI/PI подачи (которые могут также отрегулировать модельные тома данных). Для того чтобы поддержать развитие этих на уровне систем дизайнов, TSMC сотрудничал с поставщиками EDA на 3 главных инициативах подачи дизайна:
Первое из этих включает пользу широкослойных добавочных тонкозернистых методов для улучшенного термального анализа.

Во-вторых, гиганты TSMC и EDA также сотрудничают на иерархическом статическом приурочивая анализе. Позвольте одиночному умереть быть представленным абстрактной моделью для уменьшения сложности мульти--corne анализа данных.

В конце концов, TSMC и гигант EDA также объединили с девушкой первоначального раздела дизайна придурковатой. 2 помочь ускорить ход первоначального разделения дизайна комплексных систем, TSMC также снабжал вызванную программу «3Dblox.»

Согласно TSMC, цель плана компании сломать вниз со всей физической системы упаковки в модульные компоненты и после этого интегрировать их. Как показано, категории модуля программы являются следующими: рему/скрепления, vias, крышки, interposers и плашка.
С этой программой, эти модули будут интегрированы в технология любую упаковку SoIC, CoWoS или информации.
определенного примечания что TSMC работает на позволять дизайны ткани 3D использовать разнообразие инструменты EDA - т.е., используя один инструмент поставщика EDA для того чтобы закончить физический дизайн и (потенциально) используя различный продукт поставщика EDA для того чтобы поддержать анализ времени, анализ целостности сигнала/целостности силы, термальный анализ.
кажется, что принимает 3Dblox концепцию «подач ссылки» для SoCs к следующему уровню, с TSMC управляя оперативной совместимостью между моделями данным по поставщика EDA и форматами. общая возможность подачи 3Dblox's будет доступна в Q3 2022. (Подготовительное мероприятие шаг-что, автоматическая трасса сигналов перераспределения дальше Информаци-будет первой особенностью, который нужно выпустить.)
Ясно, должный к предполагаемому росту в 2.5D и 3D конфигурациях, TSMC инвестирует тяжело в предварительной упаковывая разработке технологий и (особенно) новых производственных площадях. Переход от HBM2/2e к стогу памяти HBM3 принесет значительные преимущества представления к системным проектированиям используя технологию CoWoS 2,5. Мобильные клиенты платформы расширят разнообразие дизайнов мульти-обломока информации. Принятие сложных дизайнов 3DFabric совмещая технологии 3D и 2.5D несомненно увеличит также, усилия TSMC усиления «modularize» элементы дизайна для того чтобы быстро пройти вверх по системе разделяя, и их усилия включить пользу широкого диапазона инструментов/подач EDA.
Принципы технологии упаковки
Согласно определению TSMC, первоначальный обломок штабелируя технологии как корова (обломок-на-вафля) и вау (вафл-на-вафля) совместно назван «SoIC», т.е., система интегрированных обломоков. Цель этих технологий штабелировать силиконовые чипы совместно без использования «рему» увиденных на конечных вариантах интеграции. Здесь, дизайн SoIC фактически создает скрепляя интерфейс так, что кремний можно поместить поверх кремния если было одиночной частью кремния.
Согласно введению TSMC официальному, платформа обслуживания SoIC компании обеспечивает новаторскую первоначальную интерскольную штабелируя технологию 3D для реинтеграции небольших обломоков разделенных от систем-на-обломока (SoC). Окончательный интегрированный обломок делает первоначальный SoC лучше по отоношению к системной производительности. Он также обеспечивает гибкость интегрировать другие системные функции. TSMC заметил что платформа обслуживания SoIC обращается к постоянно увеличивающийся требованиям к вычислять, ширины полосы частот и латентности в применениях облака, сети и края. Он поддерживает корову и вау схемы, которая обеспечивают превосходную гибкость дизайна смешивая и соответствующ различным функциям обломока, размерам и узлам технологии.
Специфически, технология SoIC TSMC очень сильный метод штабелировать множественные плашки в «строительные блоки 3D» (aka «3D Chiplets»).
Сегодня, SoICs способно на около 10 000 соединений в квадратный миллиметр пространства между вертикально штабелированные обломоки. Но взгляд что это начинает работу к 1 миллиону соединениям в квадратный миллиметр. Энтузиасты 3D-IC искали метод который включает такие точные соединения, дальше уменьшающ форм-фактор, извлекающ ограничения ширины полосы частот, упрощающ термальное управление в стогах плашки, и интегрировать большой, сильно параллельные системы IC упаковывая в их.
Согласно TSMC, одно из преимуществ SoIC свое термальное представление. Однако, обратная сторона этих технологий SoIC что штабелированные дизайны необходимо конструировать совместно с одином другого. Но microbumping технология как работы EMIB в пути который может технически соединить серию обломоков совместно. С технологиями SoIC как КОРОВА и WOWO, дизайн зафиксирован с самого начала.
Все еще, TSMC силен для того чтобы улучшить свой обломок SoIC штабелируя возможности. Согласно планированию TSMC, это ключевая технология для их ориентированной на будущ интеграции, которая идет за прошлой вставкой interposer или обломок штабелируя, потому что она позволяет силиконовым чипам быть штабелированным без использования любых микро-рему, но сразу слой металла кремния выровнян и скреплен к силиконовому чипу.
Другое относительно простое решение в упаковке соединить 2 силиконового чипа в одном пакете. Типично, это сделано с 2 кремниевыми пластинами бок о бок, со множественными соединениями. Большинств близкий друг к большей части метод interposer, который устанавливает большую часть кремния под всеми соединенными плашками, и более быстрый направляя метод чем просто кладущ трассировки через пакет PCB.
Подобно, другой подход врезать interposer в PCB как раз для того чтобы соединить одну специфику умирает к другим (это чего Intel вызывает свои врезанные мост соединения Мульти-плашки или EMIB).
Треть сразу штабелировать вертикали плашк-к-плашки, однако, из-за пользы microbumps между 2 кремниевыми пластинами, это отличает вставка SoIC упомянутая над - SoIC использует скреплять. Виртуально все вставки в продуктах TSMC во второй половине года основаны на microbumps, по мере того как это учитывает лучший смешивать и изготовлен соответствовать сценариев между различными обломоками после каждого обломока, но не получают плотность которая предложения SoIC или преимущество силы.
Именно поэтому оно вызывало заключение «пост-этапа» предварительное. Это как GPUs с возможностями HBM снабжено.
Много HBM включили GPUs имеют одно GPU умирают, несколько плашек HBM, совсем помещенных поверх interposer. GPUs и HBMs сделаны различными компаниями (и даже различным HBMs смогите быть использовано), и interposers кремния можно сделать в другом месте. Этот interposer кремния может быть пассивным (не содержит никакие логику, как раз трассу плашк-к-плашки) или активным, и может быть конструирован для лучших соединений сети между обломоками если пожелано, то хотя это значит что interposer уничтожает силу.
Стратегия interposer TSMC похожая на GPU была вызвана CoWoS (обломок-на-вафл-на-субстратом) в прошлом. Как часть 3DFabric, CoWoS теперь имеет 3 варианта, разделенного вставкой:

Стандарт что каждый знаком с вызван CoWoS-S, где s стоит для Interposer кремния. Ограничение CoWoS-S размер interposer, прекращение обычно основано на изготовлении 65nm отростчатом или подобном. В виду того что interposers монолитовые кремниевые пластины, их необходимо изготовить подобно, и по мере того как мы двигаем в эру chiplet, клиенты требовать более большой и более большие interposers, который значит TSMC должны мочь изготовить их (и поставить высокие выходы).
Традиционные обломоки ограничены размером перекрещения, основным ограничением внутри машины, размером одного слоя который можно «напечатать» на единственном экземпляре класса. Для того чтобы включить размером с перекрещени продукты, TSMC начинал размером с мульти перекрещени технологию interposer для того чтобы сделать эти продукты более большим. Основанный на собственной дорожной карте TSMC, мы ожидаем вставки CoWoS в 2023 для того чтобы быть вокруг четыре раза больше чем перекрещение, позволяющ больше чем 3000mm2 активного кремния логики в продукт.
Пакет информации позволяет обломоку «дуть вне» для добавления дополнительных соединений за стандартным планом здания SoC. Это значит что пока зона логики обломока может быть небольшая, обломок больше чем цепь логики для того чтобы приспособить все необходимые соединения штыря-вне. TSMC предлагал информацию в течение многих лет, но с поддержкой 3DFabric, он теперь предложит разные виды информации связанные с взаимодействием в-пакета.
Технологию упаковки TMSC можно также совместить в таком же продукте. Путем снабжать оба первоначального (SoIC) и серверного приложения (информацию) упаковку, категории нового продукта можно изготовить. Компания сделала модель-макет как это:

Судя по виду, TSMC предложит клиентов более упаковывая варианты в ближайшие годы. Кажется, что будет их главный конкурент в этой области Intel, который мог снабдить свои EMIB и технологии Foveros в некоторых настоящих продуктах и некоторых предстоящих продуктах. TSMC извлекает пользу из работы с больше проектами и клиентов.