Новости

Д-р Jianying Peng градуировал от университета Чжэцзяна и в настоящее время исполнительный президент технологии Xinlai. Он главным образом ответственен за НИОКР и управление рынка процессоров RISC-V и других родственных продуктов. Она имеет много лет опыта работы дизайна процессора родственного. Она использовала для того чтобы быть старшим менеджером НИОКР процессора ДУГИ Synopsys и устанавливала центр НИОКР Китая ДУГИ, и менеджер НИОКР отдела C.P.U. РУКИ чуда.

1. Что основные факторы, который нужно рассматривать делая планирование дизайна SoC

Как поставщик IP C.P.U., мы наблюдали от различных клиентов которые они главным образом учитывают следующими основными факторами делая планирование дизайна SoC:

●Определение продукта и ключевые технические индикаторы: Общие клиенты целились целевые рынки и сценарии применения, настолько предыдущие определения продукта относительно ясны, как представление C.P.U. (частота, DMIPS/CoreMark и другие основные результаты теста) будут ясными требованиями к объема, списком другого периферийного требуемого IP, и частотой, зоной и расходом энергии общего обломока.

●Характеристики оборудования и общая архитектура: Как только определение продукта определено, следующий шаг разделить функции программного обеспечения и оборудования, определить характеристики модуля оборудования, и общую архитектуру SoC (структуру главной шины). Определите всю архитектуру SoC через специфические применения и оценку алгоритма, включая структуру автобуса, число и соединение мастерского/раба, структуру хранения, и специфические характеристики ключевых модулей IP. Примите C.P.U. в качестве примера, вы нужны устройства обработки данных как DSP и FPU; структура хранения (ICache/DCache, инструкция на-обломока плотно соединило SRAM, данные по плотно соединенное SRAM на-обломока) и емкость, и необходимая структура автобуса системы.

●Привычки экологичности и потребителя программного обеспечения: Привычки экологичности и потребителя программного обеспечения невидимы и неосязаемы, но они необходимы к дизайну SoC. Окружающая среда разработки программного обеспечения (IDE, SDK, etc.), основная цепь инструмента (компилятор, отладчик, etc.), поддержка операционной системы… Эти все связаны с эффективностью и привычками разработки программного обеспечения клиентов обломока терминальных.

●Всесторонняя затратыэффективность времени, силы человека, и капитальных стоимостей: Высокая затратыэффективность необходимое условие для успеха коммерческих заказчиков. Каждый надеется выполнить дизайн и проверку программного обеспечения и оборудования SoC в короткийе срок и с наименьшим количеством силы человека. Конечно, они также надеются что цены IP, последующие tapeouts, упаковывая и испытывая цены большинств умеренные цены.

Конечно, приоритет или вес этих факторов будут различны для каждого клиента. Со своей установки 2 лет назад, технология Xinlai видела посадку RISC-V's в Китае. Первоначально, для вытекая RISC-V, большинств компании дизайна SoC держали выжидательную политику из-за экологичности программного обеспечения и привычек потребителя. С энергичным развитием всей экосистемы программного обеспечения и оборудования RISC-V, теперь мы видим, что больше и больше клиенты начинают выбрать RISC-V из-за преимуществ затратыэффективности, продифференцированных определений продукта и гибкой масштабируемости.

2. Что основные критерии основанные на настоящем основном направлении SoC при выборе IP ядра процессора? Как достигнуть продифференцированного дизайна?

Действительно некоторые единые стандарты для выбора IP процессора во время дизайна SoC, как индикаторы оборудования, индикаторы программного обеспечения, стабильность, и цена.

Индикаторы оборудования главным образом включают:

●Под специфическим процессом, частотой, областью, требованиями к параметра расхода энергии, и типичными счетами оценочного испытания C.P.U. (DMIPS, CoreMark, etc.);

●Различные комбинации набора инструкций, как RISC-V трицатидвухразрядное или набор инструкций RISC-V 64-разрядное, DSP, одиночное и удвоенная точность FPU, etc.;

●Структура и размер блока памяти;

●Число и приоритет прерываний, скорости ответа, etc.;

●Поддержанный коэффициент типа и тактовой частоты интерфейса шины, etc.

Индикаторы программного обеспечения главным образом включают:

●Идеальные окружающая среда разработки программного обеспечения и платформа развития (IDE, SDK, etc.);

●Зрелая и стабилизированная цепь инструмента (компилятор, эмулятор, отладчик, etc.);

●Интерфейс стандартного программного обеспечения и богатая библиотека программного обеспечения алгоритма, etc.;

●Дружелюбная поддержка программы третьей стороны ((Segger, IAR, Lauterbach, etc.);

●Поддержка операционной системы основного направления (RTOS, Линукс, etc.).

Стабильность главным образом потому что IP C.P.U. нужно полно быть подтверженным, и он должен иметь достаточную робастность на различных процессах и платформах теста. Цена главным образом включает гонорары утверждения и последующие поддержку и расходы на техническое обслуживание.

Как обеспечить клиентов с конкурсными и продифференцированными дизайнами? Это всегда направление в котором технология Xinlai исследующ и работающ крепко. В настоящее время, мы главным образом рассматриваем следующие аспекты:

1) Сильно конфигурируемый IP процессора

Все C.P.U. IPs ядра RISC-V включает богатство конфигурируемые варианты. Клиенты могут установить их необходимые параметры через графический интерфейс для того чтобы соотвествовать требованиям производительности без расточительствовать дополнительные ресурсы, как число прерываний и приоритет, размер ICache/DCache, вам нужна инструкция на-обломока и данные SRAM, число циклов умножения, etc. после этого производят необходимый код.

2) Масштабируемость набора инструкций RISC-V (определяемые пользователем инструкции)

В определении набора инструкций RISC-V, часть кодируя космоса сдержана для определяемых пользователем инструкций, и технология ядр обеспечивает СЛАВНОЕ (решение расширения расширения Со-блока инструкции ядр). Клиент анализирует алгоритмы которые требуют ускорения оборудования и определяет соответствуя инструкции согласно применению в специфическом поле. Основанный на ядре microkernel процессора RISC-V, СЛАВНЫЙ интерфейс сдержан для того чтобы осуществить блок ускорения для специфического поля. Блок ускорения может делить хранение и другие ресурсы с microkernel процессора, которое может значительно улучшить коэффициент выхода по энергии, и может также помочь клиентам быстро начать продукты с продифференцированными архитектурами для специфических полей.

3) Модуль ускорения оборудования для подразделений

Для дизайнов SoC в некоторых подразделениях, технология Sina также обеспечивает различные гибкие решения ускорения оборудования, как модули повышения непосредственного охранения процессора, lockstep двойн-ядра, модули вектора, модули NPU, etc.

3. Какие новые технологии и тенденции применения в поле дизайна SoC стоимость обращая внимание?

С появлением 5G и эры AIoT, больше и больше умные сценарии применения рождены, и также тенденция «применения и программн-определенного дизайна SoC обломока», который также кладет вперед новые требования для быстрого итерирования продукта. Это значит что потребности дизайна SoC:

●Разрешите проблемы специфических практически сценариев более эффектно

●Более быстрая скорость ответа рынка

●С преимуществами дифференцирования и цены особенности

Я думаю что настоящий дизайн SoC главным образом имеет следующие ключевые тенденции:

●DSA (архитектура домена специфическая или акселератор домена специфический), акселератор сопроцессора для преданных применений

Цель DSA улучшить коэффициент выхода по энергии вычислять, поэтому она может лучше встретить дифференцирование, безопасность, и заблаговременность дизайна SoC к рынку. Как достигнуть этой цели? концепций ядра «специализировать в технической индустрии». В поле оборудования, преданное оборудование использовано для того чтобы отвечать потребностямы специфических полей. Да ведь это отличающееся от оборудование генерала ASIC. DSA нужно отвечать потребностямы поля и разрешить тип проблемы а не одиночной проблеме, поэтому он может достигнуть баланса гибкости и характерности. Насколько поле процессора, DSA можно интерпретировать как акселератор домена специфический, т.е., основанный на общей обработке, поля акселератора для некоторых расширены для того чтобы улучшить эффективность разрешать проблемы в этом поле.

●платформа дизайна SoC Полно-стога

Платформа дизайна SoC полно-стога может значительно уменьшить традиционную цену этапа проектирования и дизайна SoC. Универсальная платформа SoC может обеспечить общее решение для программного обеспечения и аппаратного проекта SoC, вообще включая основной общий IP, архитектуру SoC, тестовые входы, операционную систему, водителей программного обеспечения, библиотеки алгоритма, средства разработки программного обеспечения и другие модули необходима для дизайна SoC. В настоящее время, исключительная технология запустила решение IP полно-стога основанное на процессоре RISC-V единственного числа для MCU, AIoT и других областей применения, включая пре-интегрированный общий шаблон SoC (включая библиотека IP единственного числа основная, унифицированные интерфейс IP и структура автобуса, etc.), водителей программного обеспечения и оборудования, алгоритм NMSIS библиотека, полностью трансплантированные примеры операционной системы, и IDE/SDK и другие интегрированные среды разработки Corelay собственное. Позвольте клиентам обеспечить по требованию изготовление на заказ в дизайне SoC, не расточительствуйте ресурсы, не помогите клиентам уменьшить вклад НИОКР, и улучшите эффективность и качество НИОКР.

●режим IP chiplet новый передавая по мультиплексу

В эре закона пост-Moore, интеграция обломока получает более высоко и высокий, и дизайн SoC будет больше и больше осложненным. Уменьшить весь этап проектирования SoC обломока и полную стоимость разработки, режим Chiplet был популярной тенденцией. Chiplet фактически плашка с некоторыми функциями. Основанный на модели Chiplet, сперва разложите сложные функции которым нужно быть снабженным, тогда для того чтобы начать или повторно использовать существующие плашки с различными узлами процесса, различными материалами, и различными функциями, и в конце концов сформировать полный обломок через технологию упаковки глоточка (системы в пакете). Так Chiplet новый передавать по мультиплексу IP режим-обеспеченный в форме обломока умирает.

В дополнение к разрешать проблему рассогласования вычислительных цепей и цепей сетноых-аналогов или интерфейса на отростчатых узлах, Chiplet может также обеспечить большую гибкость в дизайне SoC. Например, дизайны некоторого SoC имеют различные требования для числа интерфейсов или аналоговых каналов в различных сценариях. Если они все интегрированы на плашке, то они нуждаются гибкости, и трудно достигнуть оптимальной производительности, функции и зоны (также известных как PPA). Chiplet улучшает разрешает проблему гибкости в сценариях через цифровое и сетноое-аналогов. Конечно, chiplet также смотрит на много проблем, как стандартизация интерфейса, и огромное количество данных между интерфейсами причиняет потребление наивысшей мощности причиненное соединением между плашками и плашками. И другие вопросы.

4. Каким проблемам делает настоящий SoC сторона дизайна по отоношению к представлению, расходу энергии и размеру? Что решение?

С замедлять закона Moore, цена передовой технологии (28nm->22nm->14nm->7nm->5nm) продолжается поднять, дизайн SoC может больше не только не понадеяться что отростчатый узел сжимает для того чтобы соотвествовать размера представления, функции и зоны.

В дизайне SoC, представление, функция и зона часто не удовлетворяются в то же время, и мы можем только попробовать достигнуть идеального компромисса. Например, маломощные технологии как часы стробируя, сила стробируя, и множественные домены силы использованы без влияния представления, только цена что область будет больше. Поэтому, стратегия компромисса PPA не имеет последовательный стандарт, а специфический анализ основанный на фактическом применении.

Поэтому, я думаю что дизайн SoC может только быть конструированное по требованию, и проблему PPA можно лучше разрешить когда соотвествующий. Конечно, этот по требованию дизайн главным образом отражен в пунктах поддержки повторного пользования IP упомянутых выше:

●Параметры IP сильно конфигурируемый передавать по мультиплексу IP-различные можно гибко установить согласно требованиям к PPA, без расточительствовать зону и расход энергии под предпосылкой встречи представления;

●дизайн платформ-согласовывая к требованиям к PPA, вы SOC Полно-стога можете гибко выбрать необходимые модули IP, и используете унифицированный интерфейс IP для уменьшения зоны и расхода энергии соединения IP; обеспечьте общее решение для программного обеспечения и оборудования, и дальше увеличить дизайн координации программного обеспечения и оборудования, разделение функции разумен, уменьшает сложность аппаратного проекта, etc.

5. Что разница между требованиями для дизайна SoC в интернете вещей и полями края вычисляя и мобильным вычислять/персональными компьютерами? Как выбрать правое ядр процессора?

От персональных компьютеров к мобильный вычислять (мобильные телефоны), дизайн SOC обломока (включая развитие процессора) главным образом управляется одиночными применениями и ключевыми продуктами. В настоящее время, с 5G, AIoT, вычислять края и другими сценариями применения зацветать, и никакие ясные индустриальные стандарты и спецификации, сценарии применения разнообразитьее, требование разделятьле, одиночное требование продукта умеренно, и итерирование нововведения становится более быстро. Также потребность для более быстрого ответа рынка. Поэтому, изготовление на заказ дизайна SoC обломока было тенденцией. По мере того как весь мозг контроля SoC, процессора, в дополнение к традиционным индикаторам оборудования PPA, полная основная цепь вспомогательной программы и экологичность, более важен к гибкости и масштабируемости процессора встретить дифференцирование и диверсификацию. Дизайн, и установка технических барьеров.

РУКА не имеет абсолютные экологические преимущества в этих развивающаяся область. Поэтому, RISC-V, которое открыто и имеет технические преимущества как простота, потребление низкой мощности, модульность, и масштабируемость, будет обещать в полях AIoT и вычислять и сценариев края которые требуют изготовления на заказ.

В дополнение к технической гибкости, RISC-V может также принести значительные стоить преимущества к AIoT, вычислять края и другим полям. Исследование Semico, организация анализа международного рынка, указало вне в свой озаглавленный отчет «изучением конъюнктуры рынка RISC-V: Появляющийся рынок» что оценено что к 2025, рынок уничтожит итог 62,4 миллиарда ядров C.P.U. RISC-V, и Китай будут иметь космос рынка мира самый большой.