Новости

Индустрия полупроводника шагает вверх свои усилия в предварительной упаковке, подход который будет более широко распространенным с новыми и сложными дизайнами микросхемы.

Плавильни, OSATs и другие свертывают вне следующую волну предварительных технологий упаковки, как 2.5D/3D, chiplets и разветвитель, и они начинают более экзотические технологии упаковки которые обещают улучшить представление, для уменьшения силы, и улучшают время на реализацию. Каждый тип пакета различен, с различными уступками. Как раньше, идея за предварительной упаковкой собрать сложные плашки в пакете, создавая на уровне систем дизайн. Но предварительная упаковка смотрит на некоторые проблемы технических и цены.

Предварительная упаковка не нова. В течение многих лет, индустрия собирала плашки в пакете. Но предварительные пакеты типично были использованы для применений высок-конца должных для того чтобы стоить.

Сегодня, хотя, предварительная упаковка будет более жизнеспособным вариантом для того чтобы начать сложный дизайн микросхемы по нескольким причинам. Типично, выдвинуть дизайн, индустрия начинает систем-на--обломок (SoC) используя шкалирование обломока для приспособления различных функций на одиночное монолитовое умирает. Но шкалирование будет более трудным и дорогим на каждом узле, и не все извлекает пользу из масштабирования.

Рассматриваемое дело: Intel, долгосрочный защитник шкалирования обломока, столкнулся несколько задержек со своим процессом 10nm должным к различным изготовляя небольшим затруднениям. Intel теперь поднимает рывком вверх свои дизайны 10nm, но он недавно задержал 7nm между вопросами выхода. Пока компания клянется она зафиксирует проблему и продолжать со своим шкалированием обломока, оно также ограничивает свои пари путем шагать вверх свои упаковывая усилия.

Samsung и TSMC, 2 других чипмейкера ведущей кромки, двигают вперед со шкалированием обломока на 5nm и за пределами. Но Samsung и TSMC, так же, как другие плавильни, также расширяют их упаковывая усилия. И OSATs, которое обеспечивает обслуживания упаковки третьей стороны, продолжается начать новые предварительные пакеты.

Предварительная упаковка не разрешит каждую проблему в дизайне микросхемы. Обломок масштабируя все еще остается вариантом. Что изменяет, хотя, новые технологии пакета более конкурсны.

«Упаковка действительно ближайший этап для выполнения что необходимо когда предпочтение для того чтобы сжать узел больше не ясного варианта,» сказало утвердительный ответ Ким, руководитель материалов WLP на науке винодела. «Творческие архитектуры могут включить зрелое высокообъемное производство активных и пассивных приборов, который нужно упаковать в такой манере это исход представления крепче и имеет более низкое цен--владение.»

Никто тип пакета не может отвечать все потребностямы. «Выбор зависит на применении, которое диктует чего упаковывая архитектура идет выглядеть как. Он совсем о чем вы хотите, чтобы представление будет и форм-фактор что вам для прибора конца,» да сказал.

Так, поставщики начинают несколько типов. Здесь некоторые из самых последних технологий:

ASE и TSMC начинают разветвитель с мостами кремния. Разветвитель использован для того чтобы интегрировать плашки в пакете, и мосты предусматривают соединения от одного умирают к другим.
TSMC развивает мосты кремния для 2.5D, лидирующее умирает штабелируя технология.
Несколько компаний начинают chiplets, путь интегрировать плашки и соединить их в пакете. Intel и другие начинают новые спецификации соединения плашк-к-плашки для chiplets.
Оптически форум Internetworking (OIF) начинает новые спецификации плашк-к-плашки для chiplets, включающ новые дизайны связей.

Почему упаковывающ?
На десятилетия, чипмейкеры ввели новый технологический прочесс с больше плотности транзистора каждые 18 до 24 месяцев. На этой каденции, поставщики ввели новые обломоки основанные на этом процессе, включающ приборы с больше плотности транзистора и новые электронные продукты с большим значением.

Но будет более трудно поддерживать эту формулу на предварительных узлах. Обломоки были более сложными с более небольшими особенностями, и дизайн и производительные расходы IC стремительно поднимались. В то же время, каденция для полностью масштабированного узла расширяла от 18 месяцев к 2,5 лет или более длиной.

«Если вы сравниваете 45nm к 5nm, то которое случается сегодня, мы видим рост 5X цены вафли. Это благодаря числу шагов обработки необходимо, что сделало этот прибор,» сказал Бен Rathsack, генеральный директор вице-президента и депутата на ТЕЛЕФОНЕ Америке.

Из-за парящих цен дизайна, меньше поставщиков могут позволять развить приборы ведущей кромки. Много обломоков не требуют предварительных узлов.

Но много дизайнов все еще требуют предварительных процессов. «Если вы следовать законом Moore, то вы думали бы что шкалирование или нововведение останавливают. Честно, это не истинно. Количество приборов и как они распространяют растет на сильном тарифе,» Rathsack сказало.

Шкалирование остается вариантом для новых дизайнов, хотя много ищут альтернатив как предварительная упаковка. «Момент управляет больше клиентов в больше применений исследовать альтернативные решения чем большой, решения одно-плашки на дорогом кремнии кровотечени-края,» сказал Ng Вальтер, вице-президента развития биснеса на UMC. «Мы всегда будем двигать в направление более сложная функциональность. Это типично значит более большие обломоки. Мы всегда управляли этим со способностью проникнуть к следующему узлу технологии, который приходил с такими же проблемами цены и силы. Мы на этап теперь где эта способность начинает больше не не быть возможна и альтернативные решения будут. Предварительные упаковывая решения, соединенные с новаторскими подходами к соединения, обеспечивают некоторые из тех привлекательных альтернатив. Но нам нужно учитывать что включили экономика обломока, который определит окончательную вставку.»

На десятилетия, упаковка была запоздалой мыслью. Она просто поместила плашку. И в изготовляя подаче, обломоки чипмейкеров отростчатые на вафле в сказочном. После этого, обломоки diced и собраны в простых обычных пакетах.

Обычные пакеты зрелый и недороги, но они ограничены в электрической плотности представления и соединения. Это где предварительные упаковывая пригонки внутри. Оно включает высокий класс исполнения с больше I/Os в системах.

2.5D против разветвителя
Несколько предварительных типов упаковки в рынке, как 2.5D/3D и разветвитель. Оба типа приблиубегут к больше функции и I/Os, плашки поддерживать более больших и более сложных.

Разветвитель на уровне вафл технология упаковки, где плашки упакованы в вафле. В упаковывая ландшафте, пригонки разветвителя в средний-ряде к лидирующему космосу. Amkor, ASE, JCET и TSMC продают пакеты разветвителя.

В одном примере разветвителя, ДРАХМА умирает штабелирована на обломоке логики в пакете. Это приносит память ближе к логике, включающ больше ширины полосы частот.

Пакеты разветвителя состоят из плашек и слоев перераспределения (RDLs). RDLs медные соединения металла которые электрически соединяют одну часть пакета с другими. RDLs измерено линией и космосом, которая ссылаются на ширину и тангаж трассировки металла.

Разветвитель разделен в 2 этапа — стандарт и высокая плотность. Прицеленный для потребителя и мобильных применений, разветвитель стандартн-плотности определен как пакет с немноги чем 500 I/Os и линией и космосом RDLs большими чем 8μm. Зацепленный для лидирующих приложений, разветвитель высокой плотности имеет больше чем 500 I/Os с линией и космосом RDLs более менее чем 8μm.

На лидирующем, поставщики начинают разветвитель с RDLs на линии/космосе и за пределами 2μm. «Держать вверх с сегодняшней шириной полосы частот и требованиями к I/O, ширинами линии RDL и требованиями к тангажа все больше и больше сжимайте, и обрабатывайте подобно соединениям BEOL используя медный жителя Дамаска обрабатывая для того чтобы включить более небольшие ширины линии,» сказал Sandy Wen, отростчатому инженеру на Coventor, бегству Исследованию Компании интеграции, в блоге.

Для того чтобы сделать пакеты разветвителя, плашки помещены в похожей на вафл структуре используя смесь прессформы эпоксидной смолы. RDLs сформировано. Отрезаны индивидуальные плашки, формируя пакет.

Разветвитель имеет некоторые проблемы. Когда плашки помещены в смеси, они могут двинуть во время процесса. Это вызванное влияние, умирает перенос, может плотно сжать выход.

В одно время, разветвитель был ограничен в отсчете I/O. Теперь, разветвитель высокой плотности приблиубежит к более высокие отсчеты I/O и вторгается лидирующая территория, который держит 2.5D.

2.5D лидирующее умирает штабелируя технология пакета. Разветвитель не сместит 2.5D. Но разветвитель более менее дорог, потому что он не требует interposer как 2.5D.

Тем не менее, разветвитель высокой плотности поддерживает больше и более большие обломоки, которые требуют более больших пакетов. Типично, упаковывая община использует термину «перекрещение» здесь. Использованный в продукции обломока, перекрещение или маска мастерский шаблон дизайна IC. Перекрещение может приспособить для того чтобы умереть размеры до ² грубо 858mm. Если плашка больше, то чипмейкер будет обрабатывать обломок на больше чем одном перекрещении.

Например, большой обломок может требовать 2 перекрещений (размера перекрещения 2X). После этого, в подаче продукции, 2 перекрещения развиты отдельно и сшиты совместно, которая дорогой процесс.

TSMC, между тем, грузит пакеты разветвителя с размером перекрещения 1.5X. «Мы целимся для того чтобы принести размер перекрещения 1.7X в продукцию в Q4 в этом году,» сказал Дуглас Yu, вице-президента интегрированного соединения & упаковки на TSMC. «Перекрещение 2.5X будет квалифицировано Q1 „21.»

Более большие пакеты разветвителя дают клиентам некоторые новые варианты. Позвольте нам сказать вас для того чтобы хотеть пакет с высокой памятью ширины полосы частот (HBM). В HBM, плашки ДРАХМЫ штабелированы поверх одина другого, включающ больше ширины полосы частот в системах.

HBM главным образом найдено в лидирующих и дорогих пакетах 2.5D. Теперь, с более большими размерами пакета, ASE и TSMC начинают менее-дорогие пакеты разветвителя которые поддерживают HBM.

Другие новые варианты. ASE и TSMC начинают разветвитель с мостами кремния. Intel был первой компанией для того чтобы развить мосты кремния. Найденный в лидирующих пакетах, мост крошечная часть кремния который соединяет одно умирает к другим в пакете. Мосты расположены как более дешевая альтернатива чем interposers 2.5D.

Мосты обещают принести новую функциональность к разветвителю. Например, разветвитель TSMC традиционный отличает тангажом 40μm с 3 слоями RDL на линии/космосе 2μm-2μm. «(Технология моста кремния TSMC) может уменьшить местный тангаж до 25μm для сохранения места для стружки. Линия и космос RDL на 0.4μm и 0.4μm обеспечивают гораздо выше плотность соединения,» Yu сказал.

2.5D, между тем, не идет прочь. Некоторые начинают огромные архитектуры прибора с больше I/Os. На данный момент, 2.5D единственный вариант здесь.

В 2.5D, плашки штабелированы поверх interposer, который включает vias через-кремния (TSVs). Interposer действует как мост между обломоками и доской, которая обеспечивает больше I/Os и ширины полосы частот.

В одном примере, поставщик смог включать FPGA с 4 кубами HBM. В одном кубе самостоятельно, технология HBM2E Samsung самая последняя штабелирует ДРАХМУ 16 гигабит 8 10nm-class умирает на одине другого. Плашки подключены используя 40 000 TSVs, включающ скорости передачи данных 3.2Gbps.

Как разветвитель, 2.5D также расширяет. Например, TSMC развивает мост кремния для 2.5D, которое дает клиентам больше вариантов. TSMC подготавливает версию перекрещения 1.5X (4 HBMs) с размером перекрещения 3.0X (8 HBMs) в НИОКР.

Сказанное все, 2.5D остается вариантом для верхнего сегмента, но разветвитель закрывает зазор. Так как разветвитель штабелирует вверх против 2.5D? В бумаге, ASE — что вызывает свою технологию FOCoS разветвителя — сравненный своим 2 типам пакета разветвителя (обломок-первое и обломок-последний) против 2.5D. Каждый пакет состоит из ASIC и HBM. Цель была сравнить коробоватость, низко--k диэлектрический стресс, стресс interposer/RDL, совместную надежность и термальное представление.

«Коробоватость 2 типов пакета FOCoS ниже чем 2.5D должные к более небольшому рассогласованию CTE между комбинированным умирают и субстрат стога-вверх,» сказал Вэй-Hong Lai ASE в бумаге. «(Низко--k) стресс FOCoS и для обломок-первого и обломок-последние ниже чем 2.5D.»

Медь соединения для 2.5D имела более низкий стресс чем разветвитель. «2.5D, обломок-первое FOCoS и обломок-последнее FOCoS имеют подобное термальное представление, и все них хороши достаточно для высокомощных применений,» Lai сказало.

Больше вариантов-chiplets, глоточки
Кроме 2.5D и разветвителя, клиенты также смогли начать изготовленный на заказ предварительный пакет. Варианты включают 3D-ICs, chiplets, модули мульти-обломока (MCMs) и систем-в-пакет (глоточек). Технически, эти нет типов пакета. Они архитектуры или методологии используемые для того чтобы начать изготовленный на заказ пакет.

Глоточек изготовленный на заказ пакет или модуль, это состоит из функциональных электронных системы или подсистемы, согласно ASE. Глоточек включает ассортимент технологий в toolbox, который может включить различные приборы, passives, и схемы соединения, между прочим. Выбирающ от этих вариантов, клиент может начать изготовленный на заказ пакет глоточка для того чтобы соответствовать своим требованиям.

Chiplets другое вариант. С chiplets, чипмейкер может иметь меню модульных плашек, или chiplets, в библиотеке. Chiplets смогло иметь различные функции на различных узлах. Клиенты могут смешивани-и-спичка chiplets и соединить их используя схему соединения плашк-к-плашки.

Потенциально, chiplets смогли разрешить главную проблему. На предварительных узлах, монолитовое умирает большое и дорогое. С chiplets, клиенты могут прекращать большую умирают в более небольшие части, таким образом уменьшая цену и поддерживая выходы. «Мы любим сказать что chiplet разгруппирует монолитовую плашку в части и после этого изготовляет части, но они все еще действуют как одиночное умирают,» сказал январь Vardaman, президент TechSearch международный.

Другие преимущества. «В конечном счете, технологии упаковки об увеличивая плотности и уменьшая силе, позволяющ chiplets быть соединенным в пакете с функциональностью которая соответствует или превышает функциональности монолитового SOC. Преимущества к этому подходу включают более недорогого, большая гибкость и более быстрое время на реализацию,» сказал Ramune Nagisetty, директора процесса и интеграции продукта на Intel, в недавнем представлении.

Используя подход к chiplet, поставщики смогли начать 3D-ICs или MCMs. MCMs интегрировать плашки и подключить их в модуле. 3D-IC смогло прийти в несколько форм. Оно мог включить штабелировать логику на памяти или логику на логике в пакет.

Intel начинал различные похожие на chiplet архитектуры. Компания имеет части внутренние начать эти архитектуры, включая свои собственные блоки IP, мосты кремния и технологию соединения плашк-к-плашки.

FIG. 1: технологии 2.5D и 3D используя мост Intel и технологии Foveros. Источник: Intel

Соединение плашк-к-плашки критическое. Оно присоединяется к одному умирает к другим в пакете. Каждый умрите состоит из блока IP с физическим интерфейсом. Умирает с общим интерфейсом можно связывать к другим умирает через провод коротк-достигаемости.

Индустрия превращаться нескольк автобус интерфейса интерфейса плашк-к-плашки технологи-предварительный (AIB), пук проводов (смычка), CEI-112G-XSR и OpenHBI.

Открытая Домен-специфическая группа архитектуры (ODSA) начинает 2 из этих интерфейс-смычок и OpenHBI. OpenHBI технология соединения плашк-к-плашки производная от стандарта HBM. Смычок поддерживает различные пакеты. Оба в НИОКР.

Технология плашк-к-плашки Intel вызвана AIB. Intel также развивает AIB-уступчивые chiplets или плитки. Компания развивала 10 плиток с 10 больше в работах, как приемопередатчики, преобразователи данных, photonics кремния и акселераторы машинного обучения.

Пока Intel продолжается положить части на месте для того чтобы начать chiplets, другие создатели прибора также смогли получить технологию AIB и начать подобные архитектуры используя их IP или третьей стороны.

Intel имеет доступ к AIB для своих внутренних продуктов. AIB также предложено как открытый источник, беспошлинная технология для третьих сторон на вебсайте союзничества ОБЛОМОКОВ.

Новая версия AIB в работах. Союзничество ОБЛОМОКОВ, консорциум индустрии, недавно выпустило спецификацию проекта версии 2,0 AIB. AIB 2,0 имеет больше чем 6 времен плотность ширины полосы частот края чем AIB 1,0.

Для большинств компаний, хотя, главная проблема для того чтобы начать похожие на chiplet архитектуры. Способность получить оперативно совместимые и испытанные chiplets от различных поставщиков все еще недоказанная модель.

Решение здесь. Например, дизайн голубого гепарда сетноой-аналогов развивает генератор для AIB. Генератор включает блоки знака- готовые AIB изготовленные на заказ через различные процессы. «Путем произведение изготовленных на заказ блоков на кнопочных скоростях, генераторы голубого гепарда уменьшают время на реализацию и опытно-конструкторская работа требуемая, что произвести IP ленты-вне готовый,» сказал Krishna Settaluri, главный исполнительный директор голубого гепарда.

Это не разрешает все проблемы. С одной стороны, chiplets требуют известных хороших плашек. Если одни или больше плашки небезупречны в стоге, то весь пакет может потерпеть неудачу. Так поставщики требуют ядровой изготовляя стратегии с хорошим управлением производственным процессом.

«По мере того как предварительные упаковывая процессы были все больше и больше сложными с более небольшими особенностями, потребность для эффективного управления производственным процессом продолжается вырасти,» сказал Тим Skunes, вице-президента НИОКР на CyberOptics. «Цене отказа высоко дают эти процессы использует дорогое известное хорошее умирает.»

Больше chiplets
Для предварительных пакетов, поставщики используют существуя схемы соединения. В пакетах, плашки штабелированы и соединены используя медные microbumps и штендеры. Рему/штендеры обеспечивают приборы небольших, быстро электрических связей между различные.

Самые предварительные microbumps/штендеры крошечные структуры с тангажами 40μm до 36μm. Рему/штендеры начаты используя различное оборудование. После этого, плашки штабелированы и скреплены используя bonder вафли.

Для этого, индустрия использует термальный выпуск облигаций обжатия (TCB). Bonder TCB комплектует вверх плашку и выравнивает рему к тем от других умирает.

TCB медленный процесс. Положительная величина, рему/штендеры причаливает их физическому пределу, где-то тангажам вокруг 20μm.

Это где новая технология вызванная гибридными скрепляя пригонками внутри. Все еще в НИОКР для упаковки, гибридных скрепляя стогов и плашек скреплений использующ соединения мед-к-меди. Она обеспечивает больше ширины полосы частот с более низкой силой чем существующие методы штабелировать и скреплять.

Плавильни начинают гибридный выпуск облигаций для предварительной упаковки. TSMC работает на вызванной технологии Системой на интегрированном обломоке (SoIC). Используя гибридный выпуск облигаций, SoIC TSMC включает архитектуры chiplet 3D-like на тангажах sub-10μm.

Недавно, TSMC показал свою дорожную карту SoIC. К концу года, SoIC запустит с 9μm скрепляет тангажи, следовать 6μm в mid-2021 и 4.5μm в early-2023.

Двигая гибридный выпуск облигаций от лаборатории к сказочному нет простого процесса. «Главные проблемы процесса медного гибридного выпуска облигаций включают управление дефекта поверхности для предотвращения свободных пространств, на уровне нанометр поверхностного управления профиля поддержать крепкий гибридный контакт пусковой площадки скрепления, и контролирующ выравнивание медных пусковых площадок на верхней части и дне умрите,» сказал Стефан Hiebert, старший директор по маркетингу на KLA.

Между тем, другие также начинают chiplets. В индустрии связей, например, OEM включает большой переключатель SoCs локальных сетей в системах. SoC состоит из переключателя локальных сетей умирает и SerDes на таком же обломоке.

«По мере того как мы идем к более высоким скоростям, и по мере того как литографирование идет к более точной геометрии, сетноые-аналогов и цифровые структуры не масштабируют эти же,» сказал Натан Трейси, технолог и менеджер индустриальных стандартов на взаимодействии TE. Трейси также президент OIF.

«Если вы имеете переключатель умереть, то оно имеет цифровую часть. После этого, вы имеете SerDes, serializer/deserializer который обеспечивает I/O для обломока. Это сетноая-аналогов структура. Оно не масштабирует хорошо,» Трейси сказало.

По мере того как системы приблиубегут к более быстрые тарифы данных, SerDes занимает слишком много космоса. Настолько в некоторых случаях, функция SerDes отделяется от большой умирает и сломанный в более небольшие плашки или chiplets.

После этого, все плашки интегрируются в MCM. Большой обломок переключателя сидит в середине, которая окружена 4 более небольшими chiplets I/O.

Это где стандарты приспособленные внутри здесь. OIF начинает вызванную технологию CEI-112G-XSR. XSR соединяет chiplets и оптически двигатели в MCMs.

Заключение
Ясно, предварительная упаковка исступленный рынок с возрастающим числом новых вариантов.

Это имеет значение для клиентов. Монолитовые плашки со шкалированием обломока не пойдут прочь. Но оно будет более трудным и дороже на каждом повороте. (От Марк LaPedus)