Новости

На недавних 2020 международных приборах электрона встречая (IEDM), Imec представило бумагу на романной без конденсатор архитектуре клетки ДРАХМЫ.

ДРАХМА использована для главной памяти в системах, и сегодняшний большинств предварительные приборы основаны на грубо 18nm к процессам 15nm. Физический предел для ДРАХМЫ где-то вокруг 10nm.

ДРАХМА сама основана на одн-транзисторе, архитектуре ячейки памяти одн-конденсатора (1T1C). Проблема в том, что будет более трудно масштабировать или сжать конденсатор на каждом узле.

«Масштабирующ традиционные памяти ДРАХМЫ 1T1C за 32Gb умрите плотность смотрит на 2 главных проблемы,» согласно Imec. «Во-первых, затруднения в Si основанном на транзисторе массива масштабируя для того чтобы сделать его бросая вызов для поддержания необходимого сопротивления трубопровода -настоящих и мира с уменьшая размером клетки. Во-вторых, интеграция 3D и масштабируемость – окончательный путь к ДРАХМЕ высокой плотности – ограничены потребностью для конденсатора хранения.»

В НИОКР, индустрия работает на различных технологиях памяти следующего поколени для замены ДРАХМЫ. После этого, некоторые работают на путях расширить сегодняшнюю ДРАХМУ используя новые материалы.

Например, Imec изобретало архитектуру клетки ДРАХМЫ которая не снабжает 2 транзистора инди-галли-цинк-окиси тонкопленочных (IGZO-TFTs) и никакого конденсатор хранения. Клетки ДРАХМЫ в (2 конденсатор транзистора 0) шоу конфигурации 2T0C время пребывания более длиной чем 400s для различных размеров клетки. Это в свою очередь уменьшает память обновленный тариф и расход энергии.

Способность обрабатывать IGZO-TFTs в назад-конц--линии (BEOL) линии производства уменьшает след ноги клетки и раскрывает возможность штабелировать индивидуальные клетки.

«Кроме длинного времени пребывания, основанные на IGZO TFT клетки ДРАХМЫ представляют второе главное преимущество над настоящими технологиями ДРАХМЫ. Не похож на Si, транзисторы IGZO-TFT можно изготовить на относительно низких температурах и таким образом совместимы с обработкой BEOL. Это позволяет нам двинуть периферию ячейки памяти ДРАХМЫ под массив памяти, который значительно уменьшает след ноги памяти умирает. К тому же, обработка BEOL раскрывает маршруты к штабелировать индивидуальные клетки ДРАХМЫ, следовательно включающ архитектуры 3D-DRAM. Наше решение прорыва поможет сорвать вниз так называемую стену памяти, позволяющ памятям ДРАХМЫ продолжать сыграть критическую роль в требуя применениях как вычислять и искусственный интеллект облака,» сказал Gouri Sankar Kar, директор программы на Imec.

14nm STT-MRAM
Также на IEDM, IBM представило бумагу на технологии закрутк-передача-вращающего момента MRAM мира первой врезанной (STT-MRAM) на узле 14nm CMOS отростчатом.

Технология STT-MRAM IBM конструирована для применений врезанной и сверхоперативной памяти в черни, хранении и других системах.

Технология памяти следующего поколени, STT-MRAM привлекательна потому что она отличает скоростью SRAM и нелетучестью вспышки с неограниченной выносливостью. STT-MRAM архитектура одн-транзистора с магнитной ячейкой памяти соединения тоннеля (MTJ). Оно использует магнетизм закрутки электрона для того чтобы обеспечить слаболетучие свойства в обломоках. Напишите и прочитайте функции делите такой же параллельный путь в клетке MTJ.

2 врезанного типа STT-MRAM-автономных обломоков и. Автономное STT-MRAM грузит и используемый в приводах предприятия полупроводниковых (SSDs.)

STT-MRAM также прицелено для замены сегодняшний врезать НИ флэш-памяти в микроконтроллерах (MCUs) и других обломоках. STT-MRAM также зацеплено для применений сверхоперативной памяти.

Сегодняшнее MCUs интегрирует несколько компонентов на таком же обломоке, как центральное устройство обработки данных (C.P.U.), SRAM, врезанная память и peripherals. Врезанная память использована для хранения кода, которому ботинки вверх по прибору и позволяют ему побежать программы. Вызывать самых общих врезанных типов памяти НИ флэш-память. НИ флэш-память изрезанна и работает во врезанных применениях.

Но НИ бежит из пара и трудный для масштабирования за узлами 28nm/22nm. Добавочный, врезанный НИ или eFlash будет слишком дорогим на предварительных узлах.

Это где STT-MRAM приспосабливает в-его заменит врезанный НИ на 28nm/22nm и за пределами. «Однако, эти предварительные применения были ограничены 2 ключевыми проблемами: 1) улучшающ представление MTJ для уменьшения написать течения пока контролирующ распределения; и 2) увеличивающ цепь и плотность клеток MRAM/CMOS для шкалирования предварительн-узла. Предыдущая ведущая работа, все на 28nm – узлы 22nm, выделил проблему интегрируя плотн-тангажа MTJs внутри короткий вертикальный космос доступный между уровнями металла BEOL – проблема которая до сих пор предотвращала eMRAM узла 14nm от быть начатым,» сказал Дэниэлу Edelstein, собрату IBM в бумаге. Другие вносили вклад в работу.

«Здесь, мы демонстрируем первую технологию eMRAM узла 14nm. Используя макрос eMRAM 2Mb, мы достигаем интеграции на плотном тангаже MTJ (160nm), который приспосабливает вертикально между M1 и M2. Это размещение увеличивает представление цепи eMRAM путем исключать штабелированное parasitics BEOL, и уменьшает размер и цену обломока путем освобождать верхние связывая проволокой следы для логики, и уменьшение общего количества уровней для того чтобы связать проволокой большие массивы (эти могут уровни Cu n+3 для MTJs установили на Mn уровня, следовательно преимуществе n=1). Мы демонстрируем чтение и пишем функциональность, включая напишите представление вниз в 4ns, и покажите что модуль процесса eMRAM можно добавить пока поддерживающ требования к надежности логики BEOL,» Edelstein сказало.

«Несколько процессов нововведения блока включили эту интеграцию, включая романный подводн-литографский электрод microstud (μ-стержня) нижний (БЕЛ), точное управление профиля MTJ делая по образцу и диэлектрические фильмы, оптимизированное металлизирование BEL/MTJ, и оптимизированное пост--MTJ низко--k planarization через зоны массива и логики,» сказал он.

Не-идеальное ReRAM
CEA-Leti демонстрировал метод машинного обучения эксплуатируя «не-идеальные» черты сопротивляющегося RAM (ReRAM).

Исследователи преодолевали несколько барьеров для того чтобы развить основанные на ReRAM приборы для края вычислять.

Подмножество AI, машинного обучения использует нервную систему в системе. Нервная система хрустит данные и определяет картины в системе. После этого, она соответствует некоторым картинам и учит что из тех атрибутов важно.

ReRAM, между тем, также тип памяти следующего поколени. ReRAM более низко читало латентности и более быстро написать представление чем сегодняшняя флэш-память. В ReRAM, напряжение тока приложено к материальному стогу, создавая изменение в сопротивлении которое данные по показателей в памяти.

ReRAM, однако, трудно для того чтобы превратиться. Только несколько грузили части в рынке. Другие вопросы. «Настоящие подходы типично используют алгоритмы обучения которые нельзя примирить с внутреннеприсущими non-idealities сопротивляющейся памяти, особенно изменчивость цикл-к-цикла,» сказал Томас Dalgaty CEA-Leti в электронике природы, журнала технологии.

«Здесь, мы сообщаем схему машинного обучения которая эксплуатирует изменчивость memristor для того чтобы снабдить забор Монте-Карло цепи Маркова в изготовленном массиве 16 384 приборов установленных как Bayesian модель машинного обучения,» Dalgaty сказали. «Наш подход демонстрирует робастность к ухудшению прибора на 10 миллионов циклах выносливости, а, основанных на цепи и на уровне систем симуляциях, оценены, что находит полная энергия необходима, что натренировала модели заказанн microjoules, который в частности ниже чем в комплементарных подходах к металл-окис-полупроводника (CMOS) основанных на. » (От Марк LaPedus)