Новости

Технология может стать известной от относительно узкого профессионального поля. Исторические причины и оно также неотделимо от продвижения известных компаний. Это Яблоко которое приносит глоточек к публике, и предварительная упаковка может привлечь широко распространенное внимание общественности. Потому что TSMC (TSMC).
Яблоко сказало что мое I наблюдает использует технологию глоточка, и глоточек широко был знан с тех пор; TSMC сказал что в дополнение к передовой технологии, я также хочу приниматься за предварительную упаковку, и предварительная упаковка была упомянута индустрией как имеющ такое же важное состояние как передовая технология.
изображение
В последние годы, предварительные технологии упаковки продолжались вытечь, и новые термины также вытекали один за другим, делающ людьми маленький ослеплять. В настоящее время, по крайней мере множества предварительные связанные с упаковывать имена которые можно перечислить.
Например: Пакет масштаба WLP (пакета уровня вафли), FIWLP (Вентилятор-в пакете уровня вафли), FOWLP (пакета уровня вафли разветвителя), eWLB (врезал массив BallGrid уровня вафли), CSP (пакета масштаба обломока), WLCSP (обломока уровня вафли)), корова (обломок на вафле), вау (вафля на вафле), FOPLP (пакет), информация уровня панели разветвителя (интегрированный разветвитель), CoWoS (Обломок-на-Вафл-на-субстрат), HBM (высокая память), HMC ширины полосы частот (гибридное MemoryCube), Широк-IO (широкий вход-выход), EMIB (врезанный мост), Foveros Interconect Мульти-плашки, со--EMIB, ODI (всенаправленное соединение), 3D IC, SoIC, X-куб… etc… эти все предварительные технологии упаковки.
Как различить и понять эти ослеплять предварительные технологии упаковки? Это чего эта статья скажет читателю.
Прежде всего, облегчить различение, мы разделяем предварительную упаковку в 2 категории:① Предварительная технология упаковки основанная на XY плоском расширении, главным образом через RDL для расширения и соединения сигнала; Технология упаковки ② предварительная основанная на расширении Z-оси, главным образом через TSV выполняет расширение и соединение сигнала.

Предварительная технология упаковки основанная на XY плоском расширении
XY самолет здесь ссылается на XY самолет вафли или обломока. Отличительная черта этого типа пакета что никакие TSV через кремний через. Метод или технология расширения сигнала главным образом осуществлены слоем RDL. Обычно никакой субстрат, и проводка RDL прикреплена в тело кремния обломока, или прикреплена в отливать в форму. Потому что окончательный продукт пакета не имеет субстрат, этот тип пакета относительно тонок и в настоящее время широко использован в умных телефонах.

1. FOWLP

FOWLP (пакет вафли разветвителя ровный) вид WLP (пакета вафли ровного), поэтому мы нужно понять пакет уровня вафли WLP сперва.
Перед пришествием технологии WLP, традиционные упаковывая отростчатые шаги главным образом были унесены после dicing и отрезать плашка. Вафля во первых была diced и после этого была упакована в различные формы.

WLP пришло вне около 2000. 2 типа: Вентилятор-в (вентилятор-в) и разветвитель (разветвитель). Упаковка вафли WLP ровная отличает традиционная упаковка. В упаковывая процессе, больший часть из процессов правилен. Вафля эксплуатируется, т.е., выполнен общий упаковывать (упаковка) выполнен на вафле, и dicing после того как упаковка будет выполнена.
В виду того что завершен dicing выполнен после упаковки, упакованный размер обломока почти это же как это из обнаженного обломока, поэтому он также вызван CSP (пакетом масштаба обломока) или WLCSP (масштабом обломока вафли ровным упаковывая). Этот тип пакета соответствует продуктам потребления. Тенденция рынка электронных продуктов быть светлые, небольшие, короткие и тонкие, паразитные емкость и индуктивность относительно небольшая, и они имеют преимущества низкой цены и хорошего тепловыделения.
В начале, WLP главным образом принимает Вентилятор-в типе, который можно вызвать Вентилятор-в WLP или FIWLP, которое главным образом использованы в обломоках с небольшой областью и немного штырей.

С улучшением технологии IC, сокращения места для стружки, и место для стружки не могут приспособить достаточные штыри. Поэтому, выведена форма пакета разветвителя WLP, также известная как FOWLP, которое осуществляет полную пользу RDL вне места для стружки наладить связи. Получите больше штырей.

FOWLP, потому что RDL и рему быть приведенным вне к периферии обнаженного обломока, необходимо к dicing обнаженная вафля обломока во-первых, и после этого заново скомпонует независимый обнаженный обломок в процесс вафли, и на это основание, через обработку партиями и металлизировать соединения проводки для того чтобы сформировать окончательный пакет. Процесс FOWLP упаковывая показан в диаграмме ниже.

FOWLP поддержано много компаний, и различные компании имеют различные называя методы. Следующую на диаграмму показано FOWLP обеспеченное крупными компаниями.

Ли оно Вентилятор-в или разветвитель, упаковка связи между WLP на уровне вафл и PCB в форме сальто-обломока, и активная сторона обломока смотрит на плату с печатным монтажом, которая может достигнуть самого короткого электрического пути, который также гарантирует более высокую скорость и более менее паразитные влияния. С другой стороны, должный к пользе серии упаковывая, всю вафлю можно упаковать все сразу, и снижение себестоимости другая движущая сила для на уровне вафл упаковки.
2. ИНФОРМАЦИЯ
Информация (интегрированный разветвитель) предварительная технология упаковки FOWLP начатая TSMC в 2017. Интеграция на процессе FOWLP, который можно понять как интеграция множественных процессов разветвителя обломока, пока FOWLP фокусирует на процессе самом разветвителя упаковывая.
Информация дала космос для интеграции множественных обломоков, которые можно приложить к упаковке радиочастоты и беспроводных обломоков, упаковке процессоров и обломокам основной полосы, и упаковки графических процессоров и обломоков сети. Диаграмма ниже диаграмма сравнения FIWLP, FOWLP и информации.

Процессор iPhone Яблока всегда был произведен Samsung в предыдущих летах, но TSMC начал от A11 Яблока и принял заказы для 2 поколений процессоров iPhone один за другим. Соедините, уменьшите толщину, свободный вверх ценный космос для батарей или другие части.
Яблоко начинало информацию упаковать от iPhone 7, и будет продолжаться использовать его в будущем. iPhone 8, iPhone x, включая другие бренды мобильных телефонов в будущем также начнет использовать эту технологию. Добавление Яблока и TSMC изменяло состояние применения технологии FOWLP, которое позволит рынок постепенно признавать и вообще прикладывать технологию упаковки FOWLP (информации).
3. FOPLP
Пакет уровня панели FOPLP (пакета панели разветвителя ровного) рисует на идеях и технологии FOWLP, но пользах более большая панель, поэтому он может произвести упакованные продукты которые несколько времен размер обломоков кремниевой пластины 300 mm.
Технология FOPLP расширение технологии FOWLP. Процесс разветвителя выполнен на более большой квадратной доске несущей, поэтому он вызван технологией упаковки FOPLP. Своя доска несущей панели может быть доской несущей PCB или стеклянной доской несущей для панелей жидкого кристалла.
В настоящее время, FOPLP использует несущую PCB как дюймы 24×18 (610×457mm), и своя область около 4 раза эта из кремниевой пластины 300 mm. Поэтому, ее можно просто сосчитать как одиночный процесс, который можно измерить. Произведите предварительные упаковывая продукты которые 4 времени размер кремниевых пластин 300 mm.
Как процесс FOWLP, технология FOPLP может интегрировать процесс пре- и пост-заключения, который можно сосчитать как бывший упаковывая процесс, поэтому он может значительно уменьшить производственные затраты и материалы. На диаграмму ниже показано сравнение между FOWLP и FOPLP.

FOPLP использует технологию производства PCB для продукции RDL. Своя линия ширина и интервал между строками в настоящее время больше чем 10um. Оборудование SMT использовано для того чтобы установить обломоки и пассивные компоненты. В виду того что своя зона панели гораздо больше чем зона вафли, ее можно использовать раз упаковывает больше продуктов. Сравненный с FOWLP, FOPLP имеет большее преимущество цены. В настоящее время, главные глобальные компании упаковки включая Samsung Electronics и ASE активно инвестируют в технологическом прочессе FOPLP.
4. EMIB
Технология упаковки EMIB (врезанного моста соединения Мульти-плашки) предварительная врезанного моста соединения мульти-плашки предложена и активно приложена Intel. Не похож на 3 предварительных пакета описываемого выше, EMIB тип пакет субстрата, потому что EMIB не делает TSV поэтому также разделено в предварительную технологию упаковки основанную на XY плоском расширении.
Концепция EMIB подобна пакету 2.5D основанному на interposer кремния, который местное соединение высокой плотности через кремний. Сравненный с традиционным пакетом 2,5, потому что никакие TSV, технология EMIB имеет преимущества нормального выхода пакета, никакого дополнительного процесса и простого дизайна.
Традиционные обломоки SoC, C.P.U., GPU, регулятор памяти и регулятор IO можно только изготовить используя один процесс. Используя технологию EMIB, C.P.U. и GPU имеют высокие отростчатые требования, и могут использовать 10nm процесс, блок IO, блок связи может использовать процесс 14nm, часть памяти может использовать процесс 22nm, и EMIB выдвинуло технологию упаковки может интегрировать 3 различных процесса в один процессор. Диаграмма ниже схематическая диаграмма EMIB.

Сравненный с interposer кремния (interposer), зона силиконового чипа EMIB более небольшая, гибче и более экономическа. Технология упаковки EMIB может C.P.U. пакета, IO, GPU и даже FPGA, AI и другие обломоки совместно согласно потребностям, и может упаковать обломоки различных процессов как 10nm, 14nm, 22nm, etc. совместно в одиночный обломок, приспосабливаясь к потребностям гибкого дела.

Через метод EMIB, платформа KBL-G интегрирует процессоры ядра Intel и AMD Radeon RX Vega m GPUs, и в то же время имеет сильную производительность компьютера процессоров Intel и превосходных возможностей графиков AMD GPUs, так же, как превосходный опыт тепловыделения. Этот обломок создавал историю и приносил опыт продукта к новому уровню.

Предварительная технология упаковки основанная на расширении Z-оси
Предварительная технология упаковки основанная на расширении Z-оси главным образом для расширения и соединения сигнала через TSV. TSV можно разделить в 2.5D TSV и 3D TSV. Через технологию TSV, множественные обломоки можно вертикально штабелировать и соединить.
В технологии 3D TSV, обломоки очень близко к одину другого, поэтому задержка будет более менее. К тому же, шортинг длины соединения может уменьшить родственные паразитные влияния и сделать бег прибора на более высокой частоте, которая переводит в улучшение представления и большой степень снижения себестоимости.
Технология TSV ключевая технология трехмерного упаковывающ, включая изготовители полупроводника интегрированные, плавильни производства интегральной схемаы, упаковывая плавильни, разработчики новых технологий, университеты и научно-исследовательские институты, и союзничества технологии и другие научно-исследовательские институты уносили много аспектов процесса TSV. Научные исследования и разработки.
К тому же, читателям нужно заметить что хотя предварительная технология упаковки основанная на расширении Z-оси главным образом использует TSV для расширения и соединения сигнала, RDL также непременны. Например, если TSVs верхних и более низких обломоков нельзя выровнять, то им нужно пройти RDL выполняют местное соединение.
5. CoWoS
CoWoS (Обломок-на-Вафл-на-субстрат) технология упаковки 2.5D запущенная TSMC. CoWoS упаковать обломок на interposer кремния (interposer), и проводку высокой плотности пользы на interposer кремния для соединения. Соедините, и после этого установите его на субстрат пакета, как показано в диаграмме ниже.

И CoWoS и вышесказанная информация приходят от TSMC. CoWoS имеет Interposer кремния, но информация не делает. CoWoS направлено на лидирующий рынок, и номер соединений и размера пакета относительно большой. Информация целится рентабельный рынок, с размерами более небольшого пакета и меньше соединений.
TSMC начал массовое производство CoWoS в 2012. Через эту технологию, множественные обломоки упакованы совместно, и через соединение высокой плотности Interposer кремния, оно достигало влияния размера небольшого пакета, высокой эффективности, потребления низкой мощности, и меньше штырей.
Технология CoWoS широко использована. GP100 Nvidia и обломок TPU2.0 Google за AlphaGo которое нанесло поражение Ke Jie всему для использования технологии CoWoS. Искусственный интеллект AI также за вкладом CoWoS. В настоящее время, CoWoS было поддержано лидирующими производителями микросхем как NVIDIA, AMD, Google, XilinX, и Huawei HiSilicon.
6. HBM
Память ширины полосы частот HBM (высокой памяти ширины полосы частот) высокая, главным образом для лидирующего рынка видеокарты. Пользы 3D TSV HBM и технологии 2.5D TSV штабелировать множественные микросхемы памяти совместно до 3D TSV, и используют технологию 2.5D TSV для того чтобы соединить штабелированные микросхемы памяти и GPUs на доске несущей. На диаграмму ниже показано схематическую диаграмму технологии HBM.

HBM в настоящее время имеет 3 версии, а именно HBM, HBM2 и HBM2E, с ширинами полосы частот 128 GBps/стога, 256 GBps/стога и 307 GBps/стога соответственно. Самое последнее HBM3 все еще в стадии разработки.
AMD, NVIDIA и HBM Hynix основной стандарт, AMD сперва использовали стандарт HBM в своих видеокартах корабля- флагмана, с шириной полосы частот видеопамяти до 512 GBps, и NVIDIA следовать близко, используя стандарт HBM для того чтобы достигнуть 1TBps ширины полосы частот видеопамяти. Сравненный с DDR5, представление HBM улучшено к больше чем 3 времени, но расход энергии уменьшен 50%.
7. HMC
Куб хранения HMC (гибридного куба памяти) гибридный, свой стандарт главным образом повышен микроном, целевой рынок лидирующий рынок сервера, особенно для архитектуры мультипроцессора. HMC использует штабелированные обломоки ДРАХМЫ для того чтобы достигнуть большей ширины полосы частот памяти. К тому же, HMC интегрирует регулятор памяти (регулятор памяти) в пакет стога ДРАХМЫ через технологию интеграции 3D TSV. Следующую на диаграмму показано схематическую диаграмму технологии HMC.

Сравнивающ HBM и HMC, его можно увидеть что 2 очень подобно. И штабелируйте обломоки ДРАХМЫ и соедините их до 3D TSV, и обломоки управлением логики под ими. Разница между 2 что HBM соединено через Interposer и GPU, пока HMC установлено сразу на субстрат, нуждающся Interposer и 2.5D TSV в середину.
В стоге HMC, диаметр 3D TSV о 5-6um, и номер превышает 2000+. Обломоки ДРАХМЫ обычно утончены к 50um, и обломоки подключены 20um MicroBump.
В прошлом, регуляторы памяти были построены в процессорах, так в лидирующих серверах, когда большое количество модулей памяти нужно быть использованным, дизайн регулятора памяти очень осложнены. Теперь, когда регулятор памяти интегрирован в модуль памяти, дизайн регулятора памяти значительно упрощен. К тому же, HMC использует высокоскоростной последовательный интерфейс (SerDes) для того чтобы снабдить высокоскоростной интерфейс, который соответствующий для ситуаций где процессор и память далекий.
8. Широк-IO
(Широкий вход-выход) широкополосная технология входа и выхода Широк-IO главным образом повышена Samsung. Она достигала второе поколение. Она может достигнуть ширины интерфейса памяти до 512bit. Равочая частота интерфейса памяти может достигнуть до 1GHz, и полная ширина полосы частот памяти может достигнуть 68GBps. Дважды ширина полосы частот интерфейса DDR4 (34GBps).
Широк-IO осуществлен путем штабелировать микросхему памяти на обломоке логики, и микросхема памяти соединена с обломоком и субстратом логики до 3D TSV, как показано в диаграмме ниже.

Широк-IO имеет преимущества вертикальный штабелировать пакета архитектуры TSV, которая может помочь создать мобильное хранение с обеими скоростью, емкостью и степенными характеристиками отвечать потребностямы мобильных устройств как смартфоны, планшеты, и handheld консоли игры. Свой основной целевой рынок мобильные устройства которые требуют потребления низкой мощности.
9. Foveros
В дополнение к EMIB предварительная упаковка описала раньше, Intel также ввел технологию Foveros активную бортовую. Во введении Intel техническом, Foveros вызвано лицом к лицу стог для неоднородной интеграции, трехмерный лицом к лицу неоднородный стог обломока 3D обломока интеграции.
Разница между EMIB и Foveros что бывшее 2D технология упаковки, пока последнее штабелированная 3D технология упаковки. Сравненный с 2D EMIB упаковывая, Foveros более соответствующее для продуктов небольш-размера или продуктов с требованиями к ширины полосы частот более высокой памяти. На самом деле, EMIB и Foveros имеют меньшую разницу в представлении и функциях обломока. Оба обломока различных спецификаций и функций интегрированы для игры различных ролей. Однако, по отоношению к тому и расходу энергии, преимущества штабелировать Foveros 3D вытекали. Сила данных переданных Foveros в бит очень низка. Технология Foveros должна общаться с уменьшением тангажа рему, ростом плотности и обломоком штабелируя технологию.
Следующую на диаграмму показано схематическую диаграмму технологии упаковки Foveros 3D.

Первое Foveros 3D штабелировало обломок LakeField материнской платы дизайна, оно интегрирует процессор озера лед 10nm и ядр 22nm, с полными функциями ПК, но размер только немного центов.
Хотя Foveros более предварительная технология упаковки 3D, нет замены для EMIB. Intel совместит 2 в последующем производстве.
10. со--EMIB (Foveros + EMIB)
Со--EMIB комплекс EMIB и Foveros. EMIB главным образом ответственно за горизонтальное соединение, так, что обломоки различных ядров будут соединены совместно как головоломка, пока Foveros вертикальный стог, как раз как высотное здание. Каждый пол может иметь полные различные дизайны, как спортзал на первом этаже, офисное здание на втором этаже, и квартира на третьем поле.
Технология упаковки которая совмещает EMIB и Foveros вызвана Со--EMIB, которое более гибкий производственный прочесс обломока который позволяет обломокам продолжать быть соединенным горизонтально пока штабелируемый. Поэтому, эта технология может соединить множественные обломоки 3D Foveros совместно через EMIB для создания более большой системы обломока. Диаграмма ниже схематическая диаграмма со--EMIB технологии.

Со--EMIB технология упаковки может обеспечить представление соответствующее к этому из одиночного обломока. Ключ к достигать этой технологии технология соединения ODI (всенаправленного соединения) всенаправленная. ODI имеет 2 разного вида. В дополнение к соединяясь типам лифта на различных полах, также эстакады соединяя различные трехмерные структуры, так же, как прослойки между полами, так, что различные комбинации обломока смогут иметь весьма высокую гибкость. Технология упаковки ODI позволяет обломокам быть соединенным и горизонтально и вертикально.

Со--EMIB использует новое 3D + 2D упаковывая метод для того чтобы преобразовать дизайн микросхемы думая от плоской головоломки в прошлом к куче древесины. Поэтому, в дополнение к революционным новым вычисляя архитектурам как квантовое вычисление, CO-EMIB можно сказать, что поддержало и продолжило передовые практики существующих вычисляя архитектуры и экологичности.
11. SoIC

SoIC, также известное как TSMC-SoIC, новая технология предложенная TSMC-Систем-на-Интегрированн-обломоками. Предположено что технология SoIC TSMC будетпроизведена в 2021.
Что точно SoIC? Так называемое SoIC новаторский мульти-обломок штабелируя технологию которая может выполнить на уровне вафл интеграцию для процессов под 10 нанометрами. Большинств отличительная черта этой технологии структура выпуска облигаций не-рему, поэтому она имеет более высокую плотность интеграции и лучшее идущее представление.
SoIC включает 2 технических формы: Корова (Обломок-на-вафля) и вау (Вафл-на-вафля). От описания TSMC, SoIC сразу скрепление вау вафл-к-вафли или технология выпуска облигаций обломок-к-вафли коровы принадлежит первоначальной технологии 3D (FE 3D), пока вышесказанная информация и CoWoS принадлежит конечной технологии 3D (3D). TSMC и Сименс EDA (ментор) сотрудничали на технологии SoIC и запустили родственные инструменты дизайна и проверки.
Диаграмма ниже сравнение 3D IC и интеграции SoIC.

Специфически, процесс производства SoIC и 3D IC несколько подобны. Ключ SoIC осуществить структуру соединения без рему, и плотность своего TSV выше чем это из традиционного 3D IC, которое может быть осуществлено сразу весьма небольшим TSV. Соединение между слоями обломоков. На диаграмму выше показано сравнение плотности TSV и размера рему между 3D IC и SoIC. Ее можно увидеть что плотность TSV SoIC гораздо выше чем это из 3D IC. В то же время, соединение между своими обломоками также принимает технологию не-рему сразу скрепляя. Тангаж обломока более небольшой и плотность интеграции выше. Поэтому, свои продукты также лучшие чем традиционные одни. 3D IC имеет более высокую функциональную плотность.
12. X-куб
X-куб (расширенн-куб) интегрированная технология 3D объявленная Samsung который может приспособить больше памяти в более небольшом космосе и сократить расстояние сигнала между блоками.
X-куб использован в процессах которые требуют высокой эффективности и ширины полосы частот, как 5G, искусственный интеллект, пригодное для носки или мобильные устройства, и применениях которые требуют высокой производительности компьютера. X-куб использует технологию TSV для того чтобы штабелировать SRAM поверх блока логики, который может приспособить больше памяти в более небольшом космосе.
Его можно увидеть от диаграммы дисплея технологии X-куба которую, не похож на предыдущую 2D параллельную упаковку множественных обломоков, пакет   3D X-куба позволяет множественным обломокам быть штабелированным и упакованным, делая законченную структуру обломока компактный. Технология TSV использована для того чтобы соединить обломоки, которая уменьшает расход энергии пока увеличивающ тариф передачи. Технология будет приложена к самому современному 5G, AI, AR, HPC, мобильным обломокам, VR и другим полям.

Технология X-куба значительно сокращает дальность передачи между обломоками, скорость сигнала передачи данных повышений, уменьшает расход энергии, и может подгонять ширину полосы частот и плотность памяти согласно потребностям клиента. В настоящее время, технология X-куба может уже поддержать процессы 7nm и 5nm. Samsung будет продолжаться объединить с глобальными компаниями полупроводника для того чтобы раскрыть эту технологию в новом поколении высокопроизводительных обломоков.
Заключение выдвинуло технологию упаковки
В настоящей статье, мы описываем 12 большинств основное направление выдвинуло технологии упаковки сегодня. Следующая таблица горизонтальное сравнение этих технологий упаковки основного направления предварительных.

От сравнения, мы можем увидеть что появление и быстрое развитие предварительной упаковки главным образом в прошлых 10 летах. Своя технология интеграции главным образом включает 2D, 2.5D, 3D, 3D+2D, 3D+2.5D, и своя плотность функции также низка. , Средний, высокий, и весьма высокий. Зоны применения включают 5G, AI, пригодные для носки приборы, мобильные устройства, высокопроизводительные серверы, высокопроизводительные вычисления, высокопроизводительные графики и другие поля. Поставщики главной программы включают TSMC, Intel, SAMSUNG и другие известные производители микросхем, это также отражают тенденцию интеграции предварительных упаковки и производства обломока.

В конце концов, позвольте нам суммировать: цель предварительной упаковки к:

Улучшите плотность функции, сократите длину соединения, улучшите системную производительность, и уменьшите общий расход энергии.

Предварительная упаковка также кладет вперед новые требования для инструментов EDA. Инструментам EDA нужно мочь поддержать FIWLP, FOWLP, 2.5D TSV и дизайн 3D TSV, и также нужно поддержать дизайн мульти-субстрата, потому что продукт имеют interposer кремния (inteposer) и упаковывая субстраты (субстрат) часто интегрированы совместно, и главные компании EDA запускали новые инструменты для того чтобы поддержать дизайн и проверка предварительного упаковывающ, включая Synopsys, каденцию, Сименс EDA (ментора) активно участвует.

Следующую на диаграмму показано съемку экрана предварительного комплексного конструирования инструмента Сименс EDA XPD. Дизайн включает 3D TSV и дизайн 2.5D TSV, Interposer, субстрат, FlipChip, Microbump, BGA и другие элементы, которые детализированы и точны в инструменте EDA.